⑩ 日本国特許庁(JP)

平4-114233 ⑩ 公 開 特 許 公 報 (A)

⑤Int. Cl. 5 G 06 F 7/24 識別記号

庁内整理番号

43公開 平成4年(1992)4月15日

15/66 1/419 H 04 N 7/13

3 3 0 Η Z 2116-5B 8420-5L 8839-5C 6957-5C

> 未請求 請求項の数 1 (全4頁) 審査請求

◎発明の名称 データ順序変換回路

②特 平2-234876 願

22出 平2(1990)9月4日 頣

大阪府門真市大字門真1006番地 @発 明 豊 蒧 真 木 者 大阪府門真市大字門真1006番地 @発 明 者 青 野 邦 年 大阪府門真市大字門真1006番地 者 荒 木 敏 之 個発 明 谷 昭 彦 大阪府門真市大字門真1006番地 @発 明 者 大 大阪府門真市大字門真1006番地 者 児 久 明 玉 ⑫発 大阪府門真市大字門真1006番地 潔 岡 ⑫発 明 者 本 大阪府門真市大字門真1006番地 松下電器産業株式会社 ②出 顖 人

松下電器産業株式会社内 松下軍器産業株式会社内 松下電器産業株式会社内 松下電器産業株式会社内 松下電器産業株式会社内 松下電器産業株式会社内

外2名 倒代 理 人 弁理士 小鍜治 明

1. 発明の名称

データ順序変換回路

2. 特許請求の範囲

格納されたデータの順序を変換する回路であっ 3 個の R A M と 2 個のアドレス生成回路と 2 個のパイプラインレジスタを有し

第1のアドレス生成回路で発生したアドレスに より第1のRAMからデータを読み出して第1の パイプラインレジスタに書き込み この第1のパ イプラインレジスタのデータをアドレスとして第 2のRAMからデータを読み出して第2のパイプ ラインレジスタに書き込み 第3のRAMに対し て第2のアドレス生成回路で発生したアドレスに 前記第2のパイプラインレジスタのデータを書き 込むことにより、 前記第1のRAMに格納されて いるテーブルに従って、 前記第2のRAMのデー タを並び替えて前記第3のRAMに格納すること を特徴とするデータ順序変換回路

3. 発明の詳細な説明

産業上の利用分野

本発明は DSP (Digital Signal Processor) 等でDSP内部のデータメモリのデータの書き込 まれている順序を入れ替えてデータメモリに書き 込むデータ順序変換回路に関するものである。

従来の技術

まず、 本発明の使用頻度の高い画像データ圧縮 について簡単に述べる。 第3図のように画像のデ - 夕圧縮においてディジタル画像を例えば8×8 画素単位で2次元DCT (Discrete Cosine Tran sform) を行い 変換後のデータをジグザグに走奋 した後 ランレングス符号化をすることにより画 像データ圧縮を行う方法がある。

4×4 画素のデータに対するジグザグ走査の仕 方の例を第4図に示す。 矢印の順序で走査を行な い 第4図(A)の走査方法は1、2、5、 1 3, 4. 7, 10, 1 4, 1 1, 8, 1 2, 15, 16の順であり、 第4図(B)の走 1 0, 1 1, 6, 5, 9、 香方法は 1、 2. 1 2, 1 6, 1 5, 1 4,

また FFT (Past Fourier Transform) では 最終結果を整列する必要がある。 従来 データの 並び替えは 第5 図に示すようにテーブルを用い でデータメモリをアクセスしていた。 第5 図にお いて51はデータメモリ、52はデータメモリ5 1上のジグザグ走査用のテーブル 53はデータ メモリ51上の対象となる入力データの格納は た領域 54はデータメモリ51上の出力領域で あり、55は第1のアドレス生成回路 56は第 2のアドレス生成回路である。

以下に第5図に基づいて従来のデータの並び替

本発明は 独立にアクセス可能な3個のRAMを持ち テーブル用のRAMの出力データをパイプラインレジスタに書き込み このデータをアドレスとして入力用RAMからデータを読み出しこのデータを一旦パイプラインレジスタに取り込んだ後で、出力用メモリに書き込む構成とする。

作用

本発明によると テーブル参照とデータの転送 がパイプライン動作により実現でき、高速なデー 夕順序の並び替えが可能となる。

実施例

第1 図に本発明のデータ順序変換回路のブロック図を示す。 第1 図において 1 1 はテーブル用 R A M 1 2 は対象となる入力用データが格納された R A M 1 3 は出力用 R A M 1 4 は第1のパイプラインレジスタ 1 5 は第2 のパイプラインレジスタ 1 6 は第1 のアドレス生成回路 1 7 は第2 のアドレス生成回路である。

以下 第1図に基づいて動作を説明する。 まず アドレス生成回路16により発生されたアドレス えの方法を示す。 テーブル 5 2 に 順に並び替えのアドレスを入れておき、 変換テーブル 5 2 をアドレス 生成回路 5 5 によりアクセス し、このアーセスしたデータをアドレスとして対象となるデータ 5 3 をアクセス し、アドレス 生成回路 5 6 により発生したアドレスに従って出力側のデータメモリ領域 5 4 にデータを書き込む。

1 個のデータを並び変えるのにテーブル 5 2 へのアクセスするサイクルと、データ 5 3 にアクセスするサイクルと、出力を書き込むサイクルの合計 3 サイクルを必要とし、並び替えるデータの総数を N とすると 3 × N サイクルを必要とする。

発明が解決しようとする課題

しかしながら第5図のような方法では 多くのサイクルを必要とし 多くのサイクル数を必要と する。

本発明はかかる点に鑑み 少ないサイクル数で データの並び替えを行うデータ順序変換回路を提 供することを目的とする。

課題を解決するための手段

11 からデータを読み出書にあるデータを読み出書 トーブル用 R A M 1 2 ク 1 4 に書 ア 出書 ド し このデータを読み A M 1 2 のデータを読み B F に ない カカ F R A M 1 3 に ア ド レ ス ス に ない カカ F R A M 1 2 の データを B が テーブル用 R A M 1 2 の データを M 下 の 内 R A M 1 3 に書き込まれる。

第1図の信号の流れの様子を第2図に示す。 第1のアドレス生成回路16の起動に対し 第2のアドレス生成回路17は2サイクル遅れた起動によりアドレスを発生し 書き込み信号も同様に制御される。また 必要とするサイクル数は変換の対象となるデータの総数Nに対して N+2サイクルである。

第 1 のアドレス生成回路 1 6 のアドレスの発生 の仕方を変えることにより、 異なるテーブルによ るデータ順序変換が可能になる。 または、テーブル用のRAM11の内容を書き変えることにより異なるテーブルによるデータ順序変換が可能になる。 また、第2のアドレス生成回路17のアドレスの発生の仕方を変えることにより、 順序変換後のデータの出力先を変えることができる。

第6図は本発明の他の実施例におけるデータ順 序変換回路の構成図である。第1図と同一の機能 を有するものは同一の符号を付して説明を省略する。

発明の効果

以上述べたように 本発明によれば従来のデータ順序変換回路に対して約3分の1のサイクル数でデータ順序変換を行うことができ、本発明の実用的効果は大きい。


4. 図面の簡単な説明


第1図は本発明のデータ順序変換回路の構成図第2図は本発明のデータ順序変換回路のタイミングチャート図 第3図は画像データ圧縮方法を示す説明図 第4図はジグザグ走査を示す説明図 第5図は従来のデータ順序変換回路の構成図 第6図は本発明の他の実施例におけるデータ順序変換回路の構成図である。

1 1 ··· テーブル用RAM 1 2 ··· 入力用データ RAM 1 3 ··· 出力用データRAM 1 4 ··· 第 1 のパイプラインレジスタ 1 5 ··· 第 2 のパイプラ インレジスタ 1 6 ··· 第 1 のアドレス生成回路 1 7 ··· 第 2 のアドレス生成回路

代理人の氏名 弁理士 小鍜冶 明 ほか 2 名







特開平4-114233 (4)

